2.1适用范围

RC-EDA/SOPC-II+ 型『实验开发系统是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成SOPC开发。
2.2系统简介
系统采用Altera公司的Cyclone系列的EP1C12 FPGA为核心，整个系统采用模块化设计，各个△模块之间可以自由组合，使得该实验箱的灵活性大大提高。同时实验箱还提供了丰富的接口模块，供人机交互，从而①大大增加了实验开发者开发的乐趣，满足了普通高等︽院校、科研人员等的需求。
开发工程师可以ξ　使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司●提供的QuartusII及NiosII软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。实验箱提供多种人机交互方式，如键盘阵〓列、按键、拨挡开关输入；七◣段数码管、大屏幕图形∩点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera公司提供的◆一些IP资源和NiosII 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。
EDA/SOPC实验箱提供的资源有：
1、RC-EDA/SOPC-II+ 采用 EP1C12Q240C8，65万门级FPGA,另外可选配更高资源的FPGA
2、RC-EDA/SOPC-II+ FPGA配置芯片采用EPCS4-AS口，通过JTAG口和简单的跳线即可完成设计的程序固化
3、1个数字◣时钟源，提供48MHz、24MHz、12MHz、1MHz、100KHz、10KHz、1KHz、 100Hz、10Hz、2Hz和1Hz等多个时钟
4、1个模拟↘信号源，提╳供频率和幅度可调的正弦波、三角波和方波
5、1个串行接口
6、1个VGA接口
7、1个PS2接口，可以接键盘或鼠标
8、1个USB接口，利用PDIUSBD12芯片实现USB协议转换
9、1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换
10、 基于SPI接口的音频CODEC模块
11、1个输入、输出探测模块，供数字信号的观察》
12、16个LED显示
13、 8个拨挡开关输入
14、 8个按键→输入
15、1个4×4键盘阵列
16、 8个Ψ 七段码管显示
17、1个扬声器模块
18、1个交通灯模块
19、1个直流电机模块
20、1个高速AD和1个高速DA
21、240×128大屏幕图形点阵LCD显示
22、存储器⌒　模块提供256K×32Bit的SRAM和2M×8Bit的FLASH ROM
实验箱基本布局如下图所示：

EDA/SOPC-II+ 实验箱系统布局
部分模块简要↘介绍▃：
核心板：
该板采用Altera公司的Cyclone系列的EP1C12Q240C8，该芯片采用240脚的PQFP封装，提供249个IO接口。该芯】片拥有12060个LEs；52个M4K RAM Block；总共可以提供2396160Bit的RAM；另外芯片内部还自带有2个锁相环，可以在高速运行的时候卐保证系统时钟信号的稳定性。配置芯╱片为EPCS4，配有JTAG接口和AS接口及复位电路，以完成对FPGA和其配置芯片的※SOPC设计程序的仿真调∞试和固化。
电源： 输入 5V直流
输出 +5V、+3.3V、+2.5V、+1.2V
核心芯片： EP1C12Q240
数字时钟： 1Hz 10Hz 100Hz 1kHz 10kHz 100kHz 1MHz 12MHz 24MHz 48MHz
SRAM： 256K×32Bit
SDRAM: 16M×16Bit
FLASH： 8M×8Bit
一个电源开关
一个AS下载口，一个JTAG下载口。
一个PS/2接口
一路USB接口
一路VGA接口
一路串行接口
一路100M Ethernet网口接口
四个通用的复位按键
四个LED发光二极管
高精度AD/DA：采用率90KHz双声道立体声●
一个单8字数码管
两路高速扩↙展接口
提供一路复位电路
底板模块
1、FPGA模块
RC-EDA/SOPC-II+的FPGA采用Altera公司提供的Cyclone系列的EP1C12Q240C8，该芯片采用240脚的PQFP封装，提供185个IO接口。该芯片拥有5980个LEs；20个M4K RAM Block；总共可以提供92160Bit的RAM；另外芯片内部还自带两个锁相环，可以在高∏速运行的时候保证系统时钟信号的稳定性。
RC-EDA/SOPC-II+ 采用『最小系统设计，最小系统包括FPGA及配置」芯片，存储器模块、时钟模块和电源、复位电路。
FPGA与实验箱上提供的各个模块都已经连接好，这样就避免了实验过程中繁琐的连线以及由于连线造成的不稳定的后果。
2、配置模块
RC-EDA/SOPC-II+实验箱的配置芯片◎采用可在线多次编程的EPCS4,该芯◤片通过AS 下载。这样就避免了用户需要多条电缆︽或者需要编程器才能完⊙成固化的麻烦，同时也方便了用户只需一条下载电缆即可完成FPGA的配置和EPC2的编程。
3、时钟模块
时钟的产生由有源晶振产生48MHz的时钟信号，再由CPLD分频完成多种时钟信↓号。时钟信号已经在系统板上连〓接到FPGA的全局时∩钟引脚，只需要通过时钟模块的简单跳ω线，即可完成FPGA时钟频率的选择。
4、USB模块
USB模块采用Philips公司的PDIUSBD12芯片，它通常用作微控制器系统中实¤现与微控制器进行通信的高速通用并行接口。它还支持本地的DMA传输。
PDIUSBD12完全符合USB1.1版的规范、它还符合大多数器件的分类规格：成像类、海量存储器件、通信器件、打印设备以及人机接口设备。另外该芯片还集成了许多ぷ特性，包括SoftConnectTM、GoodLinkTM、可编程时◣钟输出、低频晶☆振和终止寄存器集合，所有这些特性都为系统显著节约了成本，同时使USB功能在外设上的应用变得容易。
5、存储器模块
RC-EDA/SOPC-II+实验箱上提供了256K×32Bit的SRAM和8M×8Bit的FLASH ROM，其中SRAM主要是为了在开发SOPC是存放可执行代╲码和程序中用到的变量，而FLASH则是用来固化调试好◣的SOPC代码等。SRAM选用两片ISSI公司的IS61LV25616（256K×16Bit）进行数据线并联从而扩展为256K×32Bit的存储区。
6、Ethernet模块
Ethernet模块采用√的TCP/IP转换芯①片为RTL8019AS芯片，该芯片是一款高集成度、全双工以太网控制器，内部集成了三级省电模式，由于其便捷的接口←方式，所以成了多数系↑统设计中的首选。RTL8019AS支持即插即用标准，可以№自动检测设备的接入，完全兼容Ethernet II以及IEEE802.3 10BASE5、10BASE2、10BASET等标准，同时针对10BASET还支持自动极性修正的↘功能，另外该芯片还有很多其他★功能，此处不再赘述。
7、高速AD&高速DA
本实验箱中采用的╱高速AD为TLC5510，TLC5510是一个8位高速AD，其最高转换速率可到20MSPS，单5V供电，被广〖泛的应用在数字电视、医疗图象、视频会议等高速数据转换的领域。
本实验箱中采用的高速DA位TLC5602，该芯『片也是一个单5V供电的8位高速DA，其最高转换速率可到33M，足以※满足一般数据处理的场合。
8、图形点阵LCD
本实验箱的图形点阵LCD为240×128点，可以用来显示图形、曲线、文本、字符等等。显示模块内藏有T6963C控制器，在该液晶显示●模块上已经实现了行列驱动器及显示缓冲区RAM的接口，同时硬件也设置了液晶的结构：单屏显示、80系列的8位微处理器接口、显示屏●长度为30个字符、宽度为16个字符等。

2.3实验内容
1、组合逻辑电路设计实验项目：
（1）半加器； （2）全加器；
（3）BCD码变换器； （4）格雷码变换器；
（5）带进位的通用加法器； （6）向量加法/减法器；
（7）向量乘法器； （8）数据比较☆器；
（9）多路选卐择器； （10）编码器；
（11）译码器等。
2、时序ξ电路设计实验项目：
（1）增计数器； （2）减计数器；
（3）并行加载通用增1/减1计数器；（4）MOORE机；
（5）MEALY机； （6）移位寄存」器；
（7）脉冲发生器等。
3、存取器设计实验项目： ROM、RAM、SRAM、SDRAM、SSRAM、FIFO
4、通用接口电路实验项目：
（1） A/D、D/A接口； （2）7段数码管控制接口；
（3）16×16点阵控制接♀口； （4）矩阵键盘〖控制接口；
（5）液晶控制接口； （6）RS232接口；
（7）VGA接口实验； （8）UART及PS/2接口验◤证实验；
（9）USB通信实验； (10) SRAM验证实验。
5、滤ξ　波器设计：
（1） 多数决定的数字滤波器；
（2）数字加法滤波器；
（3）FIR滤波器。
6、 综合实验项目：
（1） 数字时钟设计实验；
（2）秒表设计实验；
（3）电⊙子密码锁设计；
（4）任意波形发生器『设计；
（5）虚拟数字示波器设计；
（6）语音□采集处理系统实验；
（7）抢答器；
（8）表决器；
（9）出租车计费器；
（10）频率计；
（11）交通灯控制器等
7、SOPC实现与验证：
（1）Hello实验
（2）拨档开关、按键及LED实验
（3）键盘扫描、8位7段码管显示实验
（4）电机测↘速实验
（5）定时器实验
（6）串口通◥信实验
（7）SPI接口音频Codec实验
（8）高速AD和高速DA实验
（9）SRAM&DMA实验
（10）Flash ROM操作实验
（11）图形点阵液晶显◣示实验①
8、SOPC系统的综合运用：
（1）USB通讯实验（含USB控制器）
（2）以太网☆通讯实验（含以太网控制器）
（3）基于SOPC技术的简易数字示波器设计实验
（4）基于SOPC技术的电子文本阅读器【设计实验（液晶终端显示）
（5）基于SOPC技术的电机闭环♀调速实验（速度》反馈与PID调节）
（6）基于SOPC技◥术的实时FFT实验设计◣实验（液晶终端显示）
9、DSP Builder的应用实验项目 ：
（1） M序列发生器；
（2）2ASK的调〓制与解调←；
（3）2FSK的调制与解调；
（4）直接数字合成器等◤实验内容
2.4系统特点
1、整个平台采用模↓块化设计，各▅种模块可以自由组合，同时提供丰富的扩展接口，非常适合于高端FPGA开发和IP Core的设计验证，以及本科生、研究生进行FPGA及SOPC中级、高级学习与设计。
2、IP Core和软件可移植性强卐
这是本系统的最大特╱点。本系统采用》的所有IP Core都不是针对某一个厂家的某一种FPGA设计的，在源代码不变的情况下可以使用Altera和Xilinx的开发工具进行综合布线，还可以在作很小改动的情况下使用ASIC工具进行综合，因而大大扩大了〒使用范围。与此相比，Altera的NIOS CPU、配套IP Core及SOPC builder开发环境只能用在⌒　Altera的FPGA上，而Xilinx的MicroBlaze和EDK开发环境只能用在Xilix的FPGA上。
3、配套资料→丰富
硬件有完善的原理图设计说明，IP Core有完善的接口和功能描述，仿真、综合从单个IP Core到系统级都有详细的步骤说明，操作系统有详尽的编译、下载、调试说明。
4、配有完善详尽的学习教☆程
针对高校的』实际情况，设计了一套从简到难△、从硬件到IP Core到软件、从单个IP Core到SOC（system on chip），从测试软件到操作系统调试的完整教程，帮助学生快速▼、全面的学习基于FPGA的嵌入式系统的概念、设计方法、调试步骤。与Altera或者Xilinx的集成开发系统相比，更加Ψ 侧重于学习。
5、IP Core可维〓护性好
本系统采用♂的IP Core，如CPU、总线、外围设备等都有RTL级的Verilog/VHDL代码，所以可︽以随意进行仿真、改动和调试，对于出现的BUG可以迅速进行改正。与Altera或者Xilinx的集成开发系统相比，虽然性能差一些，但是便于使用者了♂解底层的设计和运行情况，可以⊙学到更多的知识。
6、外围器件丰富
板上配有一般嵌入式系统常用『的外围器件，比如高速A/D、高速D/A、基于SPI接口的音频CODEC模块、直流电机、SDRAM、FLASH、SRAM、JTAG调试接口、串口、以太网、USB、LCD显示器、键盘/鼠标接口、8段LED、按钮、拨码开关等，可以直接作为一个完整的嵌入式系统进行使用，或者作为一个产品∞的IP Core和软件的验证平▲台。
7、I/O扩展能力强
FPGA的所有I/O管脚都ぷ引出到扩展插座上，可以根据特殊需要制作扩展板实现其他功能。
8、产品升级方便，使用灵活
本实验平台的主芯片控制板采用最小系统开发板模式设计，可独立使用，常用█接口齐全，完全可满足基于FPGA技术的电子设计竞↓赛套件使用和毕业设计◣扩展开发使用。产品选择自由，升级方便，用户可根据不同要求配置不同最小系统核心开发板，使用灵活。