加载中
棱环
DVCC-C081
详细说明
二、实验课程项目
1．《计算机组成原理》与《CPU设计与测试》
① CPU各部件设计实验
1、译码器、
2、简单指令部件（硬布线控→制）
3、16位运算器
4、存贮器（用FPGA内SRAM）
5、FIFO先进先出存储器
6、8位累加器、双端口8×4累加器
7、16位电位型移位逻辑
8、8级嵌套堆栈
9、程序计数器
10、时序逻辑
11、3态总线等
② CPU设计实验
1、自定义8位指令系统CPU，指令形式：RISC、CISC、MISC；
2、16位指令8086/86兼容CPU，16-40条或全指令集；
3、MIPS的12-16条、32位简『化兼容→CPU。
2．《数字逻辑》
计数器、数码管译码电路、全加器、分频与系列波、4位数据汉明校¤验、简化的串行通讯等。
3．《计算机体系结构》
① 多CPU、共享存卐贮器、双机（M、S）通讯、浮点运算器等々设计验证，外加CPU总线扩张板可做桥路、总线转换、存贮管理和ㄨ控制部件、外设总◥体结构等实验。
② 外围设备接口逻辑设计实验包括IDE、TFT-LCD、LAN、USB、RS232、LPT等。
③ 系统BIOS和TOS实验。
4．《硬件♂描述语言》与《高密⊙度可编程器件应用》
VHDL、Verilog、AHD等语言编程设计、仿真与下载验证实验。
5．作为ぷ科研开发硬件逻辑或IP Core设计或USB设备开发的予验证和培训ㄨ系统
所有实验目标的设计均使用硬件描述语言Verilog HDL和在系统可编程】器件FPGA/CPLD实现。实验中学生不需要接任何线，专心于设计与验证调试。
实验过程：目标的Verilog HDL逻辑描述 → 编译通过 → 逻辑模拟仿真（手工、模板）验证 → 在实验平台测试下载目标逻辑和测试程序数据↓测试验证。
对FPGAD/CPLD编程下载提供顶层调用目标的详尽描述模板和引脚配置文件，为用〗户或设计者提供极大的方便。
如果是CPU设计、体系结构实验，其提高型还包括C语言编写的指令仿真机、汇编⌒ 器或高级编译器设计，监控程序、BIOS、Tos操作系统设计（可与其它相关课程的实验配合进行）。
FPGA设△计与编程使用Altera的MAX+PlusII10.2、QuartusII4.1-7.2系统。
三、配套实验教材《CPU设计与测试》与《计算机原理与CPU设计实验指导》
