摘要：一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
- 专利类型发明专利
- 申请人无锡江南计算技术研究所;
- 发明人高剑刚;王彦辉;刘耀;丁亚军;王玲秋;李滔;贾福桢;
- 地址214083 江苏省无锡市滨湖区军东新村030号
- 申请号CN201110302022.X
- 申请时间2011年09月30日
- 申请公布号CN103035279A
- 申请公布时间2013年04月10日
- 分类号G11C7/10(2006.01)I;G11C5/06(2006.01)I;
