RC-EDA/SOPC-IV型实验开发系№统是我公司在SOPC-I型、II型、III型市场『成功推广后所推出的又一款高端实验开发系统，并根据现代电子技术发展的方向，在SOPC-I型、II型、III型的基础上做了很大的技术改进，是一款集EDA和SOPC系统开发为一体的综合性高端实验开发设备，除了满足高校专、本科生和■研究生的SOPC教◥学实验开发之外，同时也是电子◢产品设计和电子工程项目开发★的理想工具。整个开发系统由系统核心板、系统底板和扩展〓板构成，根据用户不同的需求可配置成不同层次的开发系统。
核心板自成最小系统，只需外接5V直流电源就可以进行开发设计，主芯片采用Altera公司的CycloneII系列级FPGA。核心板上包涵了能满足不同开发需求的FLASH、SDRAM、高速时钟和配置芯片以及丰富的外围接口∞如串行口、JTAG调试接口、高速USB接口、Ethernet网卡接口、音频接口、电源管理、专用扩展接口等。同时核心板灵活的扩展方式可以根据用户的不同开∏发项目很方便的扩展不同的外围接口。
本实验开发系统提供难易程度不同的上百个示例实∏验程序，完全可以满足教学实验→、毕业设计、课程设计，同时我们很多实验是采用电子竞赛的题目作为实验项目，可以作为电▲子设计竞赛的培训科目和素材，也可以为大多数的SOPC研发者提供丰富的参考依据。本系统可以提供多个院校基于此设备的毕业♂设计参考题选和FPGA设计竞赛参考题选。
本实验开发系统随机提◤供详尽的硬件使用说明和软件使用说明，以及完整的实验Ψ指导书。让使用者在最短的时间内熟悉和掌握此实验【开发系统和整个SOPC开↓发的流程。是目前国内不可多得的实验开发系统之一。
系统采用Altera公司的Cyclone、CycloneII系列的FPGA为核心，可以根据用户的需求切换不同公司、不同门△数级别的配置ぷ， CycloneII系列中最高配↙置可达350万门896管脚BGA封装FPGA，其中Cyclone芯片系列包括：EP
开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方〓式，利用Altera公司提供的〗QuartusII及SOPC Builder、 Dsp Builder、 Matlable等软件工具，利用Altera公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验开发系统上完成№不同的SOPC设计。
RC-EDA/SOPC-IV型实验开发系统提供的资源有：
核心板(RC-NIOSII-EP
l 采用12层板精心设计，工艺精良。
l 主芯片采用Altera公司的CycloneII系列级FPGA EP
l FPGA配置芯片采用←EPCS16，容量高达
l 提供一路系统复位电路。
l 提供一路
l 电源管理模块能够提供+5V、+3.3V、+2.5V、+1.2V等多种■不同电压的电源。
l SDRAM采用HY57V561620芯片，容量高达
l 存储器模块提供1MB的SRAM和64MB 的Nand FLASH以及8MB的Nor FLASH。
l 提供一路音ζ频AD/DA模块，芯片采用320AIC23，采样频率↓高达90KHZ。
l 提供一路Ethernet网卡接口，芯片采用CS
l 提供两路JTAG接口，以完成对FPGA和其配置芯片的SOPC设计程序的仿真调试和固化。
l 提供一路串行接口，以完成SOPC设计调试和与其它设备的通信。
l 提供一路USB接口，芯片采用ISP1581。完成与其它设备的数据通信。
l 四个通用自定义按键和四个通用的LED发光二极管。
l 一个静态七段数码管显示 。
l 提供两路卐高速扩展接口。
系统板资源：
l 1个任意波形发生器，提供频※率和幅度可调的正弦波、三角波和方波。
l 一个串行接口，用于SOPC开发时的仿真调试以及和其它设备的通信（上位机、红外等）。
l 一个并行接口、一个VGA接口、一个视频输入输出▅接口。
l 一个Ethernet
l 二个PS2接口，可以接键盘或鼠标 。
l 一个USB接口，利用PDIUSBD12芯片实现USB协议转换以及与其它设备的数据通信。
l 一个红外接口。
l 一个I
l 音频CODEC模块（立体声双通道输出）。
l 一路数字时钟源，提供24MHz，12MHz，6 MHz，1 MHz，100 KHz，10 KHz，1 KHz，100Hz，10 Hz，1 Hz多个时钟。
l 一路8位高速并■行ADC接口模块，速度高达40 Msps。
l 一路8位高→速并行DAC接口↑模块速度高达33 Msps。
l 一路12位高精度、高速串行ADC接口模块。
l 一路12位高精度、高速串行DAC接口模块。
l RTC实时时钟芯片，具有时钟掉电保护、电池在线式∞充电功能。
l 640×480黑白LCD/真彩色LCD（根据需求可更换，可选配触摸屏）。
l 四路外部信号高速输入输①出接口。
l 八个LED显示、八个拨挡开关输入模块、八个复位按键输入模块。
l 一个4×4键盘阵列模块。
l 八个→七段码管显示模块。
l 16×16矩阵LED显示模块。
l 一个电压控制的直流电机模块、一个步进电机模块和一个交通灯模块。
l 一个光电传感器模块。
l 一个CompactFlash 卡扩展口。
l 一个SD卡接口和IDE硬盘接口模块。
l 两路高速扩展接口，供创新开发♂设计之用，保证核心板稳定、可靠运行。
l 多路电源输出（均带过流、过压保护）。
l 一个红外接收模块。
l 一路视频输入和视频输出接口。
扩展板（选配）
l ALTERA USB BlasterUSB下载调试模块。
l 液晶控制模块。
l 微型打印机扩展模块。
l 双端▓口显示缓冲存储器扩展模块。
l GPRS扩展模块。
l BlueTooth蓝牙模块。
l 高速AD、DA扩展模块。
l DSP/ARM扩展模块。
l 触摸屏
示例实验
EDA/VHDL电路设计实验示例(部分)：
实验一 七人表决↘器
实验二 格雷码⊙变换
实验三 BCD码加法器
实验四 四人抢「答器
实验五 四位并行乘法器
实验六 设计基本触发器
实验七 步长可变的加减计数器
实验八 可控脉冲发生器
实验九 正负脉宽数控调制信号发生器
实验十 序列检〓测器
实验十一 出租车计费器
实验十二 多㊣ 功能数字钟
实验十三 音乐存储播「放器
实验十四 数字秒表
实验十五 频率计
实验十六 交通灯控制器
实验十七 数码锁
实验十八 VGA彩条发生器和图象显示控制器设计
NIOSII 32位处理器示例实验
实验一 Hello实验
实验二 拨档开关、按键及LED实验
实验三 键盘扫描&8位7段码管显示实验
实验四 电机测速实验
实验五 定时器实验
实验六 串口通信实验
实验七 SPI接口音频Codec实验
实验八 高速AD和高速DA实验
实验九 SRAM&DMA实验
实验十 Flash ROM操作实验
实验十一 图形点阵液晶显示实验
实验十二 USB通讯实验（含USB控制器）
实验十三 以太网通讯实验（含以太网控制器）
实验十四 基于SOPC技术的简易数字示波器设计实验
实验十五 基于SOPC技术的电子文本阅读器设计实验（液晶终端显示）
实验十六 基于SOPC技术的电机闭环调速实验（速度反馈与PID调节）
实验十七 基于SOPC技术的时时FFT实验设计实验
实验十九 PS/2鼠标与VGA控制显示游戏模块设计
实验二十 红外数据传输实验设计
实验二十一 IP核：数¤控振荡器NCO应用设计
实验二十二 IP核：FIR数字滤波器应用设计
实验☉二十三 IP核：FFT应用设计
实验二十四 IP核：CSC VGA至电视色制互转模块应卐用设计
实验二十五 IP核：嵌入式逻辑分析仪SignalTapII调用
实验二十六 8051/89C51单片机核于FPGA中实现实验
CPU及其结构组件设计实验：
实验一 ALU单元设计实验
实验二 带♂进位的算术运算逻辑单元ALU设计
实验三 移位运算器设计
实验四 FIFO定制与读/写实验
实验五 节拍脉冲发生器时序电路实验
实验六 CPU的程序计数器PC与地址寄存器AR实验
实验七 微控制器组成实验
实验八 复杂指令的CPU设计
DSP Builder 设计应用示例实验→
实验一 基于DSP Builder的FIR数字滤波器设计实验
实验二 基于DSP Builder的IIR数字滤波器设计实验
实验三 基于DSP Builder的DDS数字移相信号发生器设计实验
实验四 基于MATLAB/DSP Builder DSP可控正弦信号发生器设计
实验五 M序列伪随机序列发生器设计实验
实验六 正交幅度调制与解调模型设计
其它综合设计示例实验
实验一 给予NIOS的简单计算器程序设计
实验二 32位软核嵌入式处理系统NIOS开发实验
实验三 设计一⌒个简单的SOPC系统
实验四 简单控制系统串口接收程序设计①
实验五 GSM短信模块程序设计
实验六 NIOS Avalon Slave外设（PWM模块）设计
实验七 DMA应用和俄罗斯方块游戏设计
实验八 基于SOPC的GPRS应用设计
1、整个平台」采用模块化设计，各种模块可以自由组合，同时提供丰富的扩展接口，非常适合于高端FPGA开发和IP Core的原型设计ω 验证，以及本科生、研究生进行FPGA及SOPC中级、高级学习与设计㊣ 】。
2、IP Core和软件可移植性强。这是本系统的最大特点。本系统采用的所有IP Core都不是针对某一个厂家的某一种FPGA设计的，在源代码不变的情况下可以使用Altera和Xilinx的开发工具进行综合、布线，还可以在作很小改动的情况下使用ASIC工具进行综合，因而大大扩大了适用范围。Altera的NIOS CPU、配套IP Core及SOPC builder开发环境只◎能用在Altera的FPGA上，而Xilinx的MicroBlaze和EDK开发环境只能用在Xilix的FPGA上。
3、配套资料丰富。硬件有完善的原理图设计说△明，IP Core有完善的接口和功能描述，仿真、综合从单个IP Core到系统级都有详细的步骤说明，操作系统有详尽的编译、下载、调试说明。提供详尽的学习教程，针对高校的实际情况，设计了一套从简到难、从硬件到IP Core到软件、从单个IP Core到SOC（system on chip），从测试软件到操作系＠统调试的完整教程，帮助学生快速、全面的学习基于FPGA的嵌入式系统的概念、设计方法、调试步骤。与Altera或者Xilinx的集成开发系统相比，更加¤侧重于学习。
4、IP Core可维护性好。本系统采用的IP Core，如CPU、总线、外围设备等都有RTL级的Verilog/VHDL代码，所以可以随意进行仿♀真、改动和＠ 调试，对于出现的BUG可以迅速进行改正。便于使用者了解底☆层的设计和运行情况，可以学到更多的知识。
5、外围器件丰富。板上配■有一般嵌入式系统常用的外围器件，比如高速A/D、高速D/A、基于SPI接口的音频CODEC模块、直流电机、SDRAM、FLASH、SRAM、JTAG调试接口、串口、以太网、USB、LCD显示器、键盘/鼠标接口、8段LED、按钮、拨码开关等，可以直接作为一个完整的嵌入式系统进行使用，或者作为一个产品的IP Core和软件的验证平台。
6、I/O扩展能力ㄨ强。FPGA的所有I/O管教都引出到※扩展插座上，可以根据特殊需要制作扩展板实现其他功能。
| 设备名称 | EDA/SOPC实验开发系统 |
| 规格型号 | RC-EDA/SOPC-IV（本产品为ALTERA大学教育合作推广产品， 由ALTERA公司提供全部的免费正版软件） |
| 主要特点 | 采用Altera EP 接口丰富，完全可作为原装的EP 提供液晶控制※器FPGA软核。 |
| 工作电压 | ～220V±10%，50Hz±1Hz |
| 尺 寸（mm） | 500 × 300 × 130 |
| 重 量（kg） | ＜5 |
