CA764上的CPLD芯片为altera MAX7000AE系列CPLD中的EMP7064AETC44-10N，下文中→简称EPM7064AE，该芯片有64个逻辑单元，44个管脚，IO输入输出信号支持3.3V和5V，芯片供电电源电压支持2.5V和3.3V，本开发板上EMP6064AE的供电电源为3.3V，并且所有IO都已引出，方便用户使用。
CA764板上的时钟□为24MHz有源晶振，同时有外接其他◥频率晶振的插座，如果该板与单片机板一起工作时，也可█以使用单片机ALE信号或单片机时钟输出脚XTLA2输≡出的信号作为CPLD的时钟。如果设计组合逻辑电路则∮不需要时钟，如果设计时序逻辑电路则需要外部提供时钟。
开发CPLD程序的●软件为Quartus II或者以前的Maxplus II，仿真调试通常使用Modelsim软件。本开发板上的例程在使用√Quartus II 9.1开发的，仿真调试时使用了Modelsim 6.5b。开发语言支持▓Verilog和VHDL，本开发板光盘里的▽例程包括了Verilog和VHDL两个版本。
