摘要：本发明公开了一种像素结构的制造方法，其包括：形成第一导电层于基板上；形成◆第二导电层于基板上；形成第三导电层于基板上，其中所述第一导电层、第二导电层和第三导电层三者叠放且间隔设置，所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖；以及在形成第一导电层后，形成主动开关于像素区内，其中所述第一々导电层和主动开关的漏极耦合；所述第二导电层和第一电压线耦合；所述第三导电层和第二电压线耦合。本发明像素结构具有并列的多个存储电容同时保持↙像素结构的像素电压大小，减小多个寄生电容的影响，改善「耦合效应的影响。
- 专利类型发明专利
- 申请人惠科股份有限公司;重庆惠科金渝光电科技有限公司;
- 发明人陈猷仁;
- 地址518000 广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房1、2、3栋，九州阳光1号厂房6、7楼
- 申请号CN201611270994.4
- 申请时间2016年12月30日
- 申请公布╲号CN106527005A
- 申请公布时间2017年03月22日
- 分类号G02F1/1362(2006.01)I;
教育装备采购网在线客服
京公网安备11010802043465号
