摘要:本发明公开了一种基于忆阻器的多进制加法运算电路,包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器;第一右旋逻辑门的输入端作为多进制加法运算电路的输入端,第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接,第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端,第一忆阻器的另一端连接至第一右旋逻辑门的输入端,第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端;第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。
- 专利类型发明专利
- 申请人华中科技大学;
- 发明人李祎;王卓睿;周亚雄;缪向水;
- 地址430074 湖北省武汉市洪山区珞喻路1037号
- 申请号CN201610160051.X
- 申请时间2016年03月21日
- 申请公布号CN105739944A
- 申请公布时间2016年07月06日
- 分类号G06F7/50(2006.01)I;G06F7/502(2006.01)I;