摘要：本发明实施例提供了一种基于FPGA的伪随机序列发生器及其生成方法，所述的伪随机序列发生器包括控制单元、时钟单元以及FPGA，其中，所述的控制单元，用于采集用户输入的伪随机序列参数，根据所述的伪随机序列参数生成用户指令，并将所述的用户指令发送至所述的FPGA；所述的时钟单元，用◣于向所述的FPGA提供时钟脉冲；所述的FPGA具体包括：处理器接口、周期累加器、伪随机序列生成单元、边沿生成单元以及序列成形单元。以FPGA作为主要功能部件，辅以少量的模拟器件，解决了现有技术中ㄨ的伪随机序列发生器产生的码元速率的分辨率↘和精确度№均较差的技术问题。
- 专利类型发明专利
- 申请人北京普源精电科技有限公司;
- 发明人丁新宇;王悦;王铁军;李维森;
- 地址102206 北京→市昌平区沙河镇踩河村156号
- 申请号CN201210528488.6
- 申请时间2012年12月10日
- 申请公布号CN103870238A
- 申请公布时间2014年06月18日
- 分类号G06F7/58(2006.01)I;
