摘要：一种应用在整数分频锁相环中的▃带杂散抑制功能的╱鉴频鉴相器电路。此鉴频鉴相器电路包括两个二分频电路，2个基于动态触发器的相位频率检〓测器PFD,随机信号产生逻辑电路和数字选择逻辑电路。首先由两个二分频电路卐将晶振输入的参考时钟信号REF_1和锁相环中整数除法器反馈来的信号DIV_1进行二分频操作到的信号REF_2和DIV_2。两路相位频率检测器PFD1和PFD2分别探测REF_1,DIV_1和REF_2，DIV_2信号得出相应的包含相位频率信息的时钟脉冲输入到数字选择逻辑电路中。数字选择逻辑电路包含一些选∩择器，由随机信号产生逻辑电路输出的随机信号驱▅动，将PFD1和PFD2产生的脉冲信号UP_1,DN_1和UP_2，DN_2经过驱动后随机化∞输出到其后的电荷泵电路，以实现将杂散信号分散以便降低其功率→谱密度，实现杂散抑制的效果。
- 专利类型发明专利
- 申请人江苏博纳雨田通信电子有限公司;
- 发明人吕爱俊;沈剑均;叶松;
- 地址210016 江苏※省南京市玄武区黄埔路2号黄埔科技大厦B座16楼
- 申请号CN201310194489.6
- 申请时间2013年05月23日
- 申请公布号CN103312319B
- 申请公布时间2015年09月23日
- 分类号H03L7/085(2006.01)I;
