摘要：本发明提供了一种基于标准PCIe上行端口的IO扩展架构方法。使用标准PCIe上行端口的分层多㊣ 级总线扩展，第一级为PCIe总线，第二级为PCI总线，第三级为传统总线，其中BIOS挂在传统总线下；通过带外的同步串行通路注入申威处理器所需的初始配置和初始执行代码，初始执行代码只需一次深度优先的枚举，就完成了传统设备的访问通路构建，使得申威处理器可以快速获取BIOS内容；通过带外的同步串行通路，可向CPU发出不可屏Ψ蔽中断，用于睡眠状态下的唤醒等◇目的。
- 专利类型发明专利
- 申请人无锡江南计算技术研究所;
- 发明人吴新军;丁琳;韩娇;罗茂盛;卢姝颖;吴志勇;欧阳伟;
- 地址214083 江苏省无锡市滨▓湖区军东新村030号
- 申请号CN201310113269.6
- 申请时间2013年04月02日
- 申请公布号CN103176930A
- 申请公布时间2013年06月26日
- 分类号G06F13/20(2006.01)I;
